CPLD/FPGA

CPLD/FPGA

PLD可编程逻辑器件,是做为一种通用集成电路产生的,它的逻辑功能按照用户对器件的编程来确定。两种主要类型是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。目前最具知名也最普遍使用的编程语言是VHDL与Verilog。

Design requires 96 EC resources -- too many to fit in 72 available in the selected device or any device in the device family 如何改正?

2013-06-24 •

已经完全编译过程序了,无警告,但是接下来调用Modelsim做时序仿真时,总是出现“Rerun EDA netlist writer”的提示,这个是什么原因呢?之前仿真是可以成功的

2012-11-22 •

出现了Error: Node "Clock:Clock_Inst|clk_2M" of type Logic cell has no legal location,新手,请有经验的介绍一下解决方法。错误如下图:

请输入图片描述

2012-11-22 •

1、Warning: Found combinational loop(组合循环) of 1 nodes
Warning: Node "PWM:PWM_inst|PWM1_WidthCnt_buf[9]"
2、Critical Warning: Timing requirements for slow timing model timing ana...

2012-11-01 •

热点用户排行

话题状态

最近活动:很久很久以前
该话题下的问题共被浏览 12027 次